연산 증폭기에 대한 스위칭 전원 공급 장치의 영향에 대한 설명
일반적으로 아날로그 신호가 ADC 칩에 들어가기 전에 필요한 레벨 변환, 필터링, ADC 칩 구동 등을 제공하기 위해 신호 조절에 연산 증폭기를 사용해야 합니다. 연산 증폭기가 ADC와 인터페이스할 때 전원 공급 장치의 영향을 받기 쉽고 이는 ADC 칩 획득의 안정성에도 영향을 미칩니다. 그림 2는 연산 증폭기와 ADC의 일반적인 인터페이스 다이어그램이다.
ADC 칩의 대부분의 아날로그 입력 단자에는 샘플링 커패시터 Cin이 있으며 저항 R1은 연산 증폭기 출력 전류를 제한합니다. 스위치 SW가 닫히면 세라믹 커패시터 C1은 샘플링 커패시터의 몇 배에 해당하며 샘플링 커패시터 Cin을 C1을 통해 빠르게 충전합니다. R1 및 C1의 특정 값은 연산 증폭기의 안정성, 정착 시간, ADC의 샘플링 시간 및 필요한 샘플링 정확도와 관련됩니다.
여기에서 연산 증폭기의 전원 공급 장치도 위 과정에서 큰 역할을 한다는 점을 지적해야 합니다. 연산 증폭기에 의해 커패시터가 충전되면 즉시 큰 전류가 필요하며 스위칭 전원 공급 장치의 부하 응답 시간이 충분하지 않아 큰 전원 공급 장치 리플이 발생하고 연산 증폭기의 출력에 영향을 미칩니다. 예를 들어, C{{0}}Cin=250pF인 경우 SW가 다른 채널(-5V로 가정)에서 AI0 채널(+5V로 가정)로 전환될 때 ), Cin은 C1의 -5V에서 +5V 전압으로 전환하고 C1은 Cin을 빠르게 충전합니다. * 최종 전압은 (5V×10-5V)/11=4.09V이며 연산 증폭기의 출력은 5V부터입니다.
특히 연산 증폭기 -VCC에 작은 네거티브 전원 공급을 제공하기 위해 차지 펌프를 사용하는 경우 부하가 증가함에 따라 차지 펌프의 출력 전압이 감소하므로 효과가 더욱 분명해집니다. 연산 증폭기가 DC 선형 조정 전원 공급 장치를 사용하는 경우 12-비트 ADC의 획득 결과는 매우 안정적이며 결과의 변화는 1LSB 미만일 수 있는 것으로 나타났습니다. 반면에 차지 펌프 장치를 사용하는 경우 차지 펌프의 출력이 크게 필터링되지 않으면 ADC 획득 결과가 3LSB까지 흔들립니다. R1이 100Ω으로 증가하면 C1=10Cin. 연산 증폭기의 출력 저항을 고려하지 않고 연산 증폭기의 출력 전류 * 값은 (5-4.09)V/100Ω=9.1mA)이어야 하며 이는 * 일반 연산 증폭기의 큰 출력 전류. 그러나 R1이 너무 크면 ADC가 수집할 수 있는 신호 주파수가 분명히 감소합니다. ADC가 이 채널을 "추적"하는 동안 연산 증폭기는 C1 및 Cin 충전을 완료할 수 없습니다. 이로 인해 이 샘플링과 연산 증폭기의 입력 단자 전압 간의 차이가 커져 고조파 왜곡이 발생합니다.
