DCDC 스위칭 전원 공급 장치의 레이아웃 설계 요약
1. 피드백 루프를 처리합니다(위 그림의 R1-R2-R3-IC_FB&GND에 해당). 피드백 라인은 쇼트키, 인덕터(L1), 대형 커패시터 아래로 들어가거나 대형 전류 루프로 둘러싸여서는 안 됩니다. , 필요한 경우 샘플링 저항에 100pF 커패시터를 추가하여 안정성을 높일 수 있습니다(그러나 과도 현상은 약간 영향을 받습니다).
2. 피드백 라인을 두껍게 만드는 것보다 얇게 만드는 것이 더 좋습니다. 라인이 넓을수록 안테나 효과가 더 분명해지고 루프의 안정성에 영향을 미치기 때문입니다. 일반적으로 6-12mils 와이어를 사용합니다.
3. 모든 커패시터를 IC에 최대한 가깝게 배치합니다.
4. 인덕터는 사양의 120-130% 용량에 따라 선택해야 합니다. 너무 커서는 안됩니다. 너무 크면 효율성과 과도 상태에 영향을 미칩니다.
5. 커패시터는 사양서에 명시된 용량의 150%에 맞춰 선택합니다. 칩 세라믹 커패시터를 사용하는 경우 22uF를 사용한다면 10uF 2개를 병렬로 사용하는 것이 더 좋습니다. 비용이 민감하지 않다면 커패시터가 더 커질 수 있습니다. 특별 알림: 출력 커패시터가 알루미늄 전해 커패시터인 경우 고주파수 및 저저항 커패시터를 사용해야 합니다. 저주파 필터 콘덴서만 넣지 마세요!
6. 큰 전류 루프로 둘러싸인 영역을 최대한 줄이십시오. 줄이는 것이 불편할 경우 구리 코팅을 사용하여 좁은 슬릿으로 만듭니다.
7. 중요한 회로에는 열 저항 패드를 사용하지 마십시오. 중복 인덕턴스 특성이 발생하기 때문입니다.
8. 접지 레이어를 사용할 때 입력 스위칭 루프 아래 접지 레이어의 무결성을 유지하도록 노력하십시오. 이 영역에서 접지면을 절단하면 접지면의 효율성이 감소하고 접지면을 통과하는 신호 비아도 임피던스가 증가합니다.
9. 비아를 사용하여 디커플링 커패시터와 IC의 접지를 접지층에 연결하면 루프를 최소화할 수 있습니다. 그러나 비아홀의 인덕턴스는 약 0.1~0.5nH이며 이는 비아홀의 두께와 길이에 따라 달라지므로 전체 루프 인덕턴스가 증가할 수 있습니다. 낮은 임피던스 연결의 경우 다중 비아를 사용해야 합니다.
위의 예에서 접지면에 대한 추가 비아는 C IN 루프의 길이를 줄이는 데 도움이 되지 않습니다. 그러나 또 다른 예에서는 최상위 레이어의 경로가 매우 길기 때문에 비아홀을 통해 루프 면적을 줄이는 것이 매우 효과적입니다.
10. 전류 반환을 위한 경로로 접지층을 사용하면 접지층에 많은 잡음이 유입된다는 점에 유의해야 합니다. 이러한 이유로 로컬 접지층을 분리한 후 노이즈가 매우 낮은 지점을 통해 주 접지에 연결할 수 있습니다.
11. 접지층이 복사 루프에 매우 가까우면 루프에 대한 차폐 효과가 효과적으로 향상됩니다. 따라서 다층 PCB를 설계할 때 완전한 접지층을 고전류를 전달하는 최상층 바로 아래의 두 번째 층에 배치할 수 있습니다.
12. 비차폐 인덕터는 다량의 자속 누출을 생성하여 다른 회로 및 필터 구성 요소에 유입됩니다. 반차폐 또는 완전 차폐 인덕터는 잡음에 민감한 애플리케이션에 사용해야 하며 민감한 회로와 루프는 인덕터에서 멀리 떨어져 있어야 합니다.
EMI 문제 해결은 복잡할 수 있습니다. 특히 전체 시스템을 다루고 방사선 소스가 어디에 있는지 모르는 경우에는 더욱 그렇습니다. 스위칭 컨버터의 고주파 신호 및 전류 루프에 대한 기본 지식과 구성 요소 및 PCB 레이아웃이 고주파에서 어떻게 작동하는지에 대한 이해와 함께 간단한 수제 도구를 사용하면 다음 문제를 쉽게 해결할 수 있습니다. 방사선원을 식별하여 EMI 문제를 해결하고 방출을 줄이기 위한 저비용 솔루션을 제공합니다. 다음 예고편에서는 DIY EMI 감지 도구를 소개합니다. 스위칭 전원 공급 장치에 대한 이러한 경험이 일부 초보 엔지니어에게 도움이 될 것이라고 믿습니다.
