연산 증폭기에 대한 스위칭 전원 공급 장치의 영향
아날로그 신호가 ADC 칩에 들어가기 전에 필요한 레벨 변환, 필터링, ADC 칩 드라이버 등을 제공하기 위해 신호 조절용 연산 증폭기를 사용해야 합니다. 연산 증폭기가 ADC와 인터페이스할 때 전원 공급 장치의 영향을 받기 쉽고 이는 ADC 칩 획득의 안정성에도 영향을 미칩니다. 그림 2는 연산 증폭기와 ADC 간의 일반적인 인터페이스 다이어그램입니다.
대부분의 ADC 칩에는 아날로그 입력단에 샘플링 커패시터 Cin이 있으며 저항 R1은 연산 증폭기의 출력 전류를 제한합니다. 샘플링 커패시터보다 몇 배 큰 세라믹 커패시터 C1은 스위치 SW가 닫힐 때 샘플링 커패시터 Cin을 C1을 통해 빠르게 충전한다. R1 및 C1의 구체적인 값은 연산 증폭기의 안정성, 설정 시간, ADC 샘플링 시간 및 필요한 샘플링 정확도와 관련됩니다.
연산 증폭기의 전원 공급 장치도 위 과정에서 중요한 역할을 한다는 점에 유의해야 합니다. 연산 증폭기의 커패시터 충전 기간 동안에는 즉시 많은 양의 전류가 필요하며 스위칭 전원 공급 장치의 부하 응답 시간이 부족하면 상당한 전력 리플이 발생하여 연산 증폭기의 출력에 영향을 미칩니다. 예를 들어 C{{0}}Cin=250pF를 사용하는 경우 SW가 다른 채널(-5V로 가정)에서 AI0 채널(+5V로 가정)로 전환되면 Cin이 전환됩니다. -5V에서 C1의 전압 + 5V까지. C1은 Cin을 빠르게 충전하며 최종 전압은 (5V × 10-5V)/11=4.09V이므로 연산 증폭기의 출력을 5V에서 4.09V로 변경해야 합니다. R1이 너무 작으면 연산 증폭기 출력의 안정성 문제가 쉽게 발생할 수 있으며, 연산 증폭기의 출력 전류에 영향을 주어 전원 공급 장치 전압에도 영향을 미칠 수 있습니다.
특히 연산 증폭기 VCC에 작은 네거티브 전원 공급을 제공하기 위해 차지 펌프를 사용하는 경우 부하가 증가함에 따라 차지 펌프 출력 전압이 감소하는 특성이 그 효과를 더욱 분명하게 만듭니다. 이에 비해 연산 증폭기가 DC 선형 조정 전원 공급 장치를 사용하는 경우 12비트 ADC 획득 결과는 매우 안정적이며 결과는 1LSB 미만으로 달라질 수 있는 것으로 나타났습니다. 이와 대조적으로 차지 펌프 장치를 사용할 때 차지 펌프 출력에 큰 필터가 없으면 ADC 획득 결과가 최대 3LSB까지 흔들릴 수 있습니다. 연산 증폭기의 출력 저항을 고려하지 않고 R1을 100Ω으로 증가시키고 C1=10Cin을 가하면 연산 증폭기의 * 최대 출력 전류는 (5-4.09) V/100 Ω{입니다. {9}}.1mA), 이는 일반적인 연산 증폭기의 * 최대 출력 전류보다 작습니다. 그러나 R1이 너무 크면 ADC가 수집할 수 있는 신호 주파수가 크게 감소합니다. ADC가 이 채널을 "추적"하는 동안 연산 증폭기는 C1 및 Cin의 충전을 완료할 수 없으므로 샘플링과 연산 증폭기 입력 사이에 상당한 전압 차이가 발생하여 고조파 왜곡이 발생할 수 있습니다.
