DC 스위칭 전원 공급 장치의 레이아웃 설계 요약
DC-DC의 레이아웃은 매우 중요하며 제품의 안정성과 EMI 효과에 직접적인 영향을 미칩니다. 요약 경험/규칙은 다음과 같습니다.
1. 피드백 루프를 잘 처리하십시오(위 그림에서 R1-R2-R3-IC_FB&GND에 해당). 피드백 라인이 Schottky 아래로 가지 않아야 합니다. , 인덕터(L1) 아래로 가지 마십시오. 큰 커패시터 아래로 가지 마십시오. 고전류 루프로 둘러싸이지 마십시오. 필요한 경우 샘플링 저항과 100pF 커패시터를 사용하여 안정성을 높일 수 있습니다(그러나 과도기는 약간의 영향을 받습니다.)
2. 피드백 라인은 두껍지 않고 얇아야 합니다. 라인이 넓을수록 루프의 안정성에 영향을 미치는 안테나 효과가 더 분명해지기 때문입니다. 일반적으로 6-12mils 와이어를 사용합니다.
3. 모든 커패시터는 가능한 한 IC에 가깝게 배치해야 합니다.
4. 인덕턴스는 사양 지수의 120-130% 용량에 따라 선택되며 너무 커서는 안되며 효율과 과도 상태에 영향을 미칩니다.
5. 캐패시터는 사양의 150% 용량에 따라 선정한다. 칩 세라믹 콘덴서를 사용한다면 22uF를 사용한다면 10uF 2개를 병렬로 사용하는 것이 좋습니다. 비용이 민감하지 않으면 커패시터가 더 커질 수 있습니다. 특별 알림: 출력 커패시터에 알루미늄 전해 커패시터를 사용하는 경우 고주파 및 저저항 커패시터를 사용하고 저주파 필터 커패시터를 넣지 마십시오!
6. 큰 전류 루프의 둘러싸인 영역을 가능한 한 최소화합니다. 수축이 불편한 경우 구리를 사용하여 좁은 슬릿을 형성하십시오.
7. 중요한 회로에 열 저항 패드를 사용하지 마십시오. 중복 유도 특성이 도입됩니다.
8. 접지면을 사용할 때 입력 스위칭 루프 아래에서 접지면의 무결성을 유지하도록 노력하십시오. 이 영역에서 접지면을 자르면 접지면의 효율성이 감소하고 접지면을 통과하는 신호 비아도 임피던스가 증가합니다.
9. 비아 홀을 사용하여 디커플링 커패시터와 IC 접지를 접지면에 연결하여 루프를 최소화할 수 있습니다. 그러나 비아의 인덕턴스는 약 0.1~0.5nH이며 비아의 두께와 길이에 따라 달라지며 전체 루프 인덕턴스가 증가할 수 있습니다. 저임피던스 연결의 경우 다중 비아를 사용해야 합니다.
위의 예에서 접지면에 대한 추가 비아는 C IN 루프의 길이를 줄이는 데 도움이 되지 않았습니다. 그러나 또 다른 예로, 최상층의 경로가 매우 길기 때문에 비아 홀을 통한 루프 면적을 줄이는 것이 매우 효과적입니다.
10. 그라운드 레이어를 전류 반환 경로로 사용하면 그라운드 레이어에 많은 노이즈가 유입된다는 점에 유의해야 합니다. 이러한 이유로 로컬 접지 레이어를 격리하고 저잡음 지점을 통해 기본 접지에 연결할 수 있습니다.
11. 접지층이 방사 루프에 매우 가까우면 루프에 대한 차폐 효과가 효과적으로 강화됩니다. 따라서 다층 PCB를 설계할 때 전체 접지면을 두 번째 층에 배치하여 큰 전류를 전달하는 최상층 바로 아래에 놓을 수 있습니다.
12. 차폐되지 않은 인덕터는 많은 양의 자기 플럭스 누설을 생성하여 다른 루프 및 필터 부품으로 유입됩니다. 잡음에 민감한 애플리케이션에서는 반 차폐 또는 완전 차폐 인덕터를 사용해야 하며 민감한 회로 및 루프는 인덕터에서 멀리 떨어져 있어야 합니다.
