연산 증폭기에 대한 스위칭 전원 공급 장치의 영향
필요한 레벨 변환, 필터링, ADC 칩 구동 등을 제공하기 위해 신호 조절을 위한 연산 증폭기를 사용하기 전에 일반 아날로그 신호를 ADC 칩에 넣습니다. 연산 증폭기 및 ADC 위상 인터페이스는 전원 공급 장치의 영향을 받기 쉽고 ADC 칩 획득의 안정성에도 영향을 미칩니다.
ADC 칩 내부 아날로그 입력의 대부분은 샘플링 커패시턴스 Cin, 연산 증폭기 전류 제한 출력의 저항 R1, 세라믹 커패시터 C1의 샘플링 커패시턴스의 몇 배이므로 스위치 SW가 C1을 통해 순간에 닫힙니다. 샘플링 커패시턴스 Cin 충전으로 빠르게. R1은 C1의 특정 값으로, 연산 증폭기의 안정성, 시간 설정, ADC 샘플링 시간, 샘플링 정확도가 필요합니다.
여기서 주목해야 할 점은 연산 증폭기의 전원 공급 장치도 위 과정에서 큰 역할을 한다는 점입니다. 연산 증폭기가 커패시터를 충전하는 동안 순간적으로 큰 전류가 필요하며 스위칭 전원 공급 장치의 부하 응답 시간이 부족하면 상대적으로 큰 전원 리플이 발생하여 연산 증폭기의 출력에 영향을 미칩니다. 예를 들어, C1=10Cin=250pF를 사용한 다음 다른 채널의 SW(-5V로 가정)가 AI0 채널로 절단되면({{7}로 가정) }V), Cin은 -5V에서 C1 +5V의 전압으로 전환하고, C1은 Cin을 빠르게 충전합니다. * 최종 전압은 (5V × 10-5V)/{{13} }.09V, 연산 증폭기 출력이 5V에서 4.09V로 변경됨, R1은 너무 작아서 쉽게 R1이 너무 작아서 연산 증폭기 출력 안정성 문제가 쉽게 발생하지 않지만 연산 증폭기 출력 전류도 영향을 미칩니다. , 공급 전압에 영향을 미칩니다.
특히 op-amp-VCC에 작은 음의 전원을 공급하기 위해 차지 펌프를 사용하는 경우, 부하가 증가함에 따라 차지 펌프의 출력 전압이 감소하는 특성은 그 효과를 더욱 분명하게 만듭니다. 비교 결과, DC 선형 조정 전원 공급 장치를 사용하는 연산 증폭기에서는 12-비트 ADC 획득 결과가 매우 안정적이며 변경 결과는 최대 1LSB 이하인 것으로 나타났습니다. 이와 대조적으로 차지 펌프 장치를 사용하면 차지 펌프 출력에 큰 필터가 없으면 ADC 획득 결과가 최대 3LSB까지 흔들립니다. C1=10Cin일 때 R1을 100Ω 증가시키면 연산 증폭기 출력 전류가 필요할 때 연산 증폭기 출력 저항을 고려하지 마십시오. * 전류의 큰 값은 (5-4입니다. 09)V/100Ω=9.1mA)로 일반 연산 증폭기의 * 큰 출력 전류보다 작습니다. 그러나 R1이 너무 크면 ADC가 캡처할 수 있는 신호의 주파수가 크게 감소합니다. ADC의 채널 "추적" 기간에 연산 증폭기는 C1 및 Cin 충전을 완료할 수 없으므로 샘플링이 수행됩니다. 연산 증폭기 입력 전압 차이가 커서 고조파 왜곡이 발생합니다.
