연산 증폭기에 대한 스위칭 전원 공급 장치의 실제 영향
ADC 칩에 들어가기 전에 아날로그 신호는 일반적으로 필요한 레벨 변환, 필터링, ADC 칩 구동 등을 제공하기 위해 연산 증폭기를 사용하여 신호 컨디셔닝이 필요합니다. 연산 증폭기가 ADC와 인터페이스할 때 전원 공급 장치의 영향을 받기 쉽고 이는 ADC 칩의 데이터 수집 안정성에도 영향을 미칩니다. 그림 2는 연산 증폭기와 ADC의 일반적인 인터페이스 다이어그램입니다.
대부분의 ADC 칩에는 아날로그 입력단에 샘플링 커패시터 Cin이 있으며 저항 R1은 연산 증폭기의 전류 출력을 제한합니다. 샘플링 커패시터보다 몇 배 큰 세라믹 커패시터 C1은 스위치 SW가 닫힐 때 샘플링 커패시터 Cin을 C1을 통해 빠르게 충전한다. R1 및 C1의 특정 값은 연산 증폭기의 안정성, 설정 시간, ADC 샘플링 시간 및 필요한 샘플링 정확도와 관련됩니다.
위 과정에서 연산 증폭기의 전원 공급 장치도 중요한 역할을 한다는 점에 유의해야 합니다. 연산 증폭기에 의한 커패시터 충전 과정에서 순간적으로 큰 전류가 필요하고 스위칭 전원 공급 장치의 부하 응답 시간이 부족하여 상당한 전력 리플이 발생하고 연산 증폭기의 출력에 영향을 미칩니다. 예를 들어, C1=10Cin=250pF인 경우 SW가 다른 채널(-5V로 가정)에서 AI0 채널(+5V로 가정)로 전환하면 Cin은 -5V에서 C1+5V의 전압으로 전환되고 C1은 Cin을 빠르게 충전합니다. 최종 전압은 (5V × 10-5V)/11=4.09V이고 연산 증폭기의 출력은 5V에서 4.09V로 변경되어야 합니다. R1이 너무 작으면 연산 증폭기 출력의 안정성 문제가 쉽게 발생할 수 있고 연산 증폭기 출력 전류에 영향을 주어 전원 공급 장치 전압에도 영향을 줄 수 있습니다.
특히 연산 증폭기 VCC에 작은 음의 전원을 공급하기 위해 차지 펌프를 사용하는 경우, 부하가 증가함에 따라 차지 펌프의 출력 전압이 감소하는 특성은 그 효과를 더욱 두드러지게 합니다. 비교에 따르면 연산 증폭기가 DC 선형 레귤레이터 전원 공급 장치를 사용할 때 12비트 ADC 획득 결과는 매우 안정적이며 결과 변동은 1LSB 미만에 도달할 수 있습니다. 이와 대조적으로 차지 펌프 장치를 사용할 때 차지 펌프 출력에 상당한 필터링이 없으면 ADC 획득 결과가 최대 3LSB까지 흔들릴 수 있습니다. R1을 100Ω, C1=10Cin으로 높이면 연산 증폭기의 출력 저항을 고려하지 않을 때 연산 증폭기의 최대 출력 전류는 (5-4.09) V/100 Ω=9.1mA가 되어야 하며 이는 일반적인 연산 증폭기의 최대 출력 전류보다 작습니다. 그러나 R1이 너무 크면 ADC가 수집할 수 있는 신호의 주파수가 크게 감소합니다. ADC가 이 채널을 "추적"하는 동안 연산 증폭기는 C1 및 Cin의 충전을 완료할 수 없으므로 샘플링과 연산 증폭기의 입력 전압 사이에 큰 차이가 발생하여 고조파 왜곡이 발생합니다.
