디지털 오실로스코프의 작동 원리와 구조
디지털 오실로스코프 시스템의 하드웨어 부분은 고속 데이터 수집 회로 기판입니다. 듀얼 채널 데이터 입력을 실현할 수 있으며 각 채널의 샘플링 주파수는 60Mbit/s에 도달할 수 있습니다. 기능적으로 하드웨어 시스템은 신호 프런트엔드 증폭(FET 입력 증폭기) 및 조절 모듈(가변 이득 증폭기), 고속 아날로그-디지털 변환 모듈(ADC 드라이버, ADC), FPGA 로직 제어 모듈로 나눌 수 있습니다. , 클럭 분배, 고속 비교 프로세서, 마이크로 컨트롤러 제어 모듈(DSP), 데이터 통신 모듈, LCD 디스플레이, 터치 스크린 제어, 전원 및 배터리 관리 및 키보드 제어.
입력 신호는 프리앰프와 이득 조정 가능 회로에 의해 변환된 후 A/D 변환기의 요구 사항을 충족하는 입력 전압이 됩니다. A/D 변환 후 디지털 신호는 FPGA 또는 수집 메모리의 FIFO에 의해 버퍼링된 후 통신 인터페이스를 통과합니다. 후속 데이터 처리를 위해 컴퓨터로 전송되거나 수집된 신호는 마이크로컨트롤러에 의해 직접 제어되어 LCD 화면에 표시됩니다.
참조 장치는 다음과 같습니다.
이 중에서 가장 중요한 것은 프로그래밍 가능한 증폭(감쇠) 회로와 A/D 변환 회로인데, 이 두 회로가 디지털 오실로스코프의 목이고, 프로그래밍 가능한 증폭(감쇠) 회로가 입력 대역폭과 수직을 결정하기 때문이다. 오실로스코프의 분해능. , A/D 변환 회로는 오실로스코프의 수평 분해능을 결정하며, 이 두 가지 분해능은 오실로스코프의 성능을 직접적으로 결정합니다. 회로의 이 두 부분은 측정된 신호를 후속 처리 회로에 필요한 데이터 신호로 변환합니다. 회로의 이 부분은 고성능 집적 회로와 소수의 주변 장치로 구성될 수 있습니다. 회로 설계도 간단하고 디버깅도 매우 간단합니다. 오실로스코프 전체에서 가장 어려운 부분은 프로그램, 즉 소프트웨어적인 측면이겠지요. 이 소프트웨어는 A/D 샘플링 제어, 수평 스윕 속도 제어, 수직 감도 제어, 디스플레이 처리, 피크 대 피크 측정, 주파수 측정 및 기타 작업을 포함하여 디지털 오실로스코프의 모든 데이터 처리 및 제어 작업을 담당합니다. 시중에서 흔히 볼 수 있는 마이크로컨트롤러를 마이크로프로세서로 사용하고 이를 구현하기 위해 C언어 프로그래밍을 사용할 수 있습니다.
프로그래밍 가능한 증폭(감쇠) 회로 및 전원 공급 회로
신호는 일반적인 X10X1 오실로스코프 프로브에 의해 입력되어 증폭(감쇠) 회로로 들어갑니다. 프로그램 제어 증폭(감쇠) 회로의 기능은 출력 신호 전압이 A/D 변환기의 입력 전압 요구 사항 범위 내에 있도록 입력 신호를 증폭하거나 감쇠하여 최상의 측정 및 관찰 효과를 달성하는 것입니다. 따라서 프로그램 제어 증폭기 회로는 지정된 대역폭 내에서 작동합니다. 내부 이득은 균일해야 합니다. 오실로스코프 회로는 디지털과 아날로그 두 부분으로 구성되어 있으므로 상호 간섭을 피하기 위해 디지털 부분의 전원과 아날로그 부분의 전원을 분리합니다. ±5V DC 전원 세트가 각각 제공되며 인덕터와 커패시터로 구성된 필터로 절연됩니다.
플래시 메모리 및 클록 회로
A/D 변환기가 캡처하는 신호 데이터의 양이 크기 때문에 마이크로 컨트롤러 내부의 플래시 메모리가 충분하지 않으므로 회로는 일부 외부 메모리를 사용할 수 있습니다.
동시에 LCD에 쓰기 위한 캐시로도 사용됩니다. 기준 클록 신호를 얻기 위해 마이크로 컨트롤러는 수정 발진기에 연결되어 외부 파형 신호의 실제 주파수를 계산합니다.
FPGA 제어 유닛
프로그래밍 가능 논리 장치 FPGA는 회로 설계자가 애플리케이션별 기능을 구현하도록 스스로 프로그래밍할 수 있는 반맞춤형 ASIC입니다. 이 디자인은 도식 입력과 VHDL 언어 입력의 두 가지 다른 방법을 사용합니다. 제어 장치는 대부분의 제어 작업을 수행하고 각 기능 모듈에 해당 제어 신호를 제공하여 전체 시스템의 정확성을 보장합니다. 구체적으로 다음 기능을 구현합니다: 주파수 분할 회로 및 A/D 변환기용 제어 신호 생성. 이 데이터 수집 시스템은 상대적으로 넓은 측정 범위를 가지고 있습니다. 주파수 분할 회로는 다양한 주파수를 달성하기 위해 FPGA 내부에 설계되었습니다. 보다 정확한 데이터 수집을 보장하려면 측정된 신호에 대해 서로 다른 샘플링 주파수를 선택하십시오. 주파수 분할 장치의 내부 구조도는 그림 4와 같이 그래픽 입력 방식을 사용하여 구현됩니다. 그림 4에서 T 플립플롭의 입력이 1일 때 각 클록 에지에 도달하면 출력이 점프하여 주파수를 달성합니다. 분할. 동시에 T 플립플롭의 입력이 게이트 클럭을 구성하는 몇 가지 논리적 조합으로 구성되어 있음을 알 수 있습니다. 게이트 시계의 경우 결함의 영향을 피하기 위해 시계 기능을 주의 깊게 분석하십시오. 게이트 클록이 다음 두 가지 조건을 충족하면 클록 신호에 위험한 결함이 없는지 확인할 수 있으며 게이트 클록은 글로벌 클록만큼 안정적으로 작동할 수 있습니다.
이 설계의 A/D 변환기에는 클록 입력 신호 CLK와 활성화 출력 신호 OE의 두 가지 제어 신호만 있습니다. CLK 신호는 액티브 수정 발진기를 통해 60M 신호를 직접 입력하는 반면, OE 신호는 FPGA 내부에서 CLK와 동일한 주파수 및 위상으로 클럭 신호를 반전하여 얻어지며 이는 A/D의 변환 타이밍 관계를 충족할 수 있습니다. 변환기.
고속 A/D 변환; 회로
디지털 오실로스코프에서 가장 중요한 회로는 A/D 변환 회로입니다. 그 기능은 측정된 신호를 샘플링하고 디지털 신호로 변환하여 메모리에 저장하는 것입니다. 디지털 오실로스코프가 측정할 수 있는 최고 주파수를 직접적으로 결정하기 때문에 디지털 오실로스코프의 목이라고 해도 과언이 아닙니다. 나이퀴스트 정리에 따르면, 측정된 신호를 재현하려면 샘플링 주파수가 측정된 신호의 최고 주파수의 최소 두 배 이상이어야 합니다. 디지털 오실로스코프에서 샘플링 주파수는 측정되는 신호 주파수의 5~8배 이상이어야 합니다. 그렇지 않으면 신호의 파형을 전혀 관찰할 수 없습니다.
